• JTAG信号

    摘要:TCK:测试时钟输入,用于移位控制,上升沿将测试指令、测试数据 和控制输入信号移入芯片;下降沿时将数据从芯片移出。 TMS:测试模式选择,串行输入端,用于控制芯片内部的JTAG状态机。

    2017-10-10 14:09:45

  • FPGA、ASIC、CPLD的概念及区别

    摘要:FPGA(Field Programmable Gate Array)是可编程ASIC。   ASIC专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定...

    2017-10-10 14:03:24

  • 多时域设计中,如何处理信号跨时域?

    摘要:建立和保持时间如果数据发生变化,就可能发生亚稳态现象。一般来说,在单一时钟域的设计中只要系统电路的fmax能够保证,就可以避免亚稳态的发生;但是在跨时钟域的时钟的相位是异步的,亚稳态将无法避免。此...

    2017-10-10 14:00:28

  • 时序约束的概念和基本策略

    摘要::附加时序约束的一般策略是先附加全局约束,然后对快速和慢速例外路径附加专门约束。附加全局约束时,首先定义设计的所有时钟,对各时钟域内的同步元件进行分组,对分组附加周期约束,然后对FPGA/CPLD输入...

    2017-10-10 13:58:50

  • 用Verilog设计一个5分频器

    摘要: 5分频,奇数分频都可以类似这么做,只需要改div1和div2的参数。div1为奇数分频除2的余数。采用上升延和下降延分别触发不同波形,最后叠加的方式产生奇数分频。

    2017-10-10 13:30:28

  • ARM、DSP、FPGA比较

    摘要:ARM(Advanced RISC Machines)是微处理器行业的一家知名企业,设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软 件。ARM架构是面向低预算市场设计的第一款RISC微处理器,基本是32位单片机的行...

    2017-09-25 17:35:45

  • FPGA 工作原理

    摘要:FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个新概念,内部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个部分

    2017-09-25 17:34:15

  • FPGA常用术语

    摘要:LCA(Logic Cell Array):逻辑单元阵列,内部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。

    2017-09-25 17:32:54

  • 构成一个完整的VHDL语言程序的五个基本结构

    摘要:实体(ENTITY)、 结构体(ARCHITECURE)、  配置(CONFIGURATION)  、  库(LIBRARY)  、  程序包 (PACKAGE) 。

    2017-09-24 10:09:57

  • 用VHDL/Veilog HDL语言开发可编程逻辑电路的完整流程?

    摘要:文本编辑→功能仿真→逻辑综合→布局布线→时序仿真。

    2017-09-24 09:51:52