构成一个完整的VHDL语言程序的五个基本结构

时间:2017-09-24 10:09:57

实体(ENTITY)、 结构体(ARCHITECURE)、  配置(CONFIGURATION)  、  库(LIBRARY)  、  程序包 (PACKAGE) 。

*  实体的由实体说明和结构体两部分组成。实体说明部分用于描述所设计系统的外部端口信号和参数的属性和设置,而结构体部分则定义了设计单元的具体功能、行为、数据流程或内部结构。 *结构体的三种描述方式,即行为级描述、数据流级描述和结构级描述。 结构体通常由结构体名称、定义语句和并行处理语句构成,  *程序包用于存放各设计模块能共享的数据类型、常数、子程序等。 
 
*  库用于存放已编译的实体、结构体、程序包和配置,可以通过其目录进行查询和调用。在VHDL语言中,可以存在多个不同的库,但是库与库之间是独立的,不能互相嵌套。它可由用户生成或由ASIC芯片制造商提供,以便于在设计中为大家所共享。

 

常用库

(1)IEEE库   IEEE库主要包括std_logic_1164、numeric_bit、numeric_std等程序包,还有一些程序包非IEEE标准,但并入IEEE库,如std_logic_arich、std_logic_unsigned、std_logic_signed。 使用IEEE程序包,必须声明。

(2)std库  包含 standard   textio程序包。Std库符合IEEE标准,应用中不必声明。

(3)work库   用户的VHDL设计先行工作库。

(4)vital 库  包含时序程序包vital_timing和vital_primitives。设计开发过程通常不用  每个设计实体都必须有各自完整的库说明语句和use语句。Use语句的使用将使说明的程序包对本设计实体部分全部开放,即是可视的。